La série SAMA5D4 est un MPU à base de processeur Arm® Cortex®-A5 haute performance et économe en énergie capable de fonctionner jusqu'à 600 MHz. Il intègre le moteur SIMD Arm NEON ™ pour le traitement accéléré du signal, le multimédia et graphiques, ainsi qu'un 128 L2-Cache pour des performances système élevées. L'appareil dispose de la fonction Arm TrustZone® permettant un périmètre de sécurité solide pour les logiciels critiques, ainsi que plusieurs fonctionnalités de sécurité matérielle. L'appareil comporte également interface utilisateur avancée et périphériques de connectivité.

Les appareils SAMA5D4 disposent de trois modes basse consommation sélectionnables par logiciel: inactif, ultra-faible consommation et sauvegarde. En veille mode, le processeur est arrêté alors que toutes les autres fonctions peuvent être maintenues en fonctionnement à la fréquence de bus de fonctionnement normal. En Ultralow-power mode, le processeur est arrêté alors que toutes les autres fonctions peuvent être maintenues à la fréquence minimale du bus. En mode de sauvegarde, uniquement l'horloge en temps réel, la minuterie en temps réel, la SRAM de sauvegarde, les registres de sauvegarde et la logique de réveil sont en train de courir.

Le SAMA5D4 dispose d'une architecture de bus multicouche interne associée à 32 canaux DMA pour bande passante requise par le processeur et les périphériques à haute vitesse. L'appareil prend en charge DDR2 / LPDDR / LPDDR2 et Mémoire flash SLC / MLC NAND avec ECC 24 bits.

L'ensemble de périphériques complet comprend un décodeur vidéo matériel 720p, un contrôleur LCD avec des superpositions pour accélérer le matériel composition d'image, une fonction d'écran tactile résistif et une interface de capteur CMOS. Connectivité Les périphériques comprennent un double MAC Ethernet 10/100 avec IEEE1588, trois ports USB HS, des UART, des SPI et des I2C.

Les fonctions de sécurité comprennent un processus de cryptage-décryptage «à la volée» à partir de la mémoire DDR externe, détection de sabotage broches, stockage sécurisé des données critiques, un moniteur de contrôle de l'intégrité (ICM) pour détecter la modification du contenu de la mémoire et un démarrage sécurisé. Le produit comprend également un coprocesseur dédié à la cryptographie à clé publique, tel que RSA et algorithmes de courbes elliptiques (ECC), ainsi que AES, 3DES, fonction SHA et TRNG. Ces fonctionnalités protègent le système contre la contrefaçon, protégez les données sensibles, authentifiez les programmes sécurisés et sécurisez les transferts de données externes.

La série SAMA5D4 est optimisée pour les applications de panneau de commande / IHM nécessitant une lecture vidéo et des applications exigent des niveaux élevés de connectivité sur le marché industriel et grand public. Ses caractéristiques de sécurité font bien le SAMA5D4 adapté aux passerelles sécurisées ou à l'IoT.

Caractéristiques

• Bras Cortex-A5 Core

- Jeu d'instructions Armv7-A Thumb2®

- Bras TrustZone

- Moteur de traitement de médias NEON

- 945 MIPS à 600 MHz dans les pires conditions

• Architecture de la mémoire

- Unité de gestion de la mémoire

- Cache de données de 32 Ko, cache d'instructions de 32 Ko

- 128 Ko de cache L2

- Un accès à un seul cycle de ROM interne de 128 Ko brouillé à la vitesse du système, embarquant une botte Microchip loader / Microchip Chargeur de démarrage sécurisé

- Une SRAM interne de 128 Ko brouillée, accès en un seul cycle à la vitesse du système

- Contrôleur RAM RAM multi-ports 16 bits ou 32 bits à double bande passante haute bande passante prenant en charge 512 Mbyte DDR2 8-banques / LPDDR / LPDDR2, y compris les zones partielles "A la volée" AES cryptage / décryptage

- EBI (interface de bus externe) prenant en charge:

Controller Contrôleur Flash NAND 16 bits, y compris le code de correction d'erreur 24 bits (PMECC) pour Flash NAND 8 bits

Controller Contrôleur de mémoire statique indépendant (SMC) avec brouillage de datapath

• Système fonctionnant jusqu'à 200 MHz dans les pires conditions

- Mise sous tension des cellules de réinitialisation, réinitialiser le contrôleur, contrôleur d'arrêt, minuterie d'intervalle périodique, minuterie de chien de garde et sécurisé en temps réel L'horloge - Régulateur interne

- Un PLL 600-1200 MHz pour le système et un PLL à 480 MHz optimisés pour la connexion USB haute vitesse

- Oscillateur RC interne basse fréquence 12 MHz

- Oscillateur RC de faible puissance 32 kHz

- Oscillateur faible puissance sélectionnable 32,768 KHz et oscillateur 12 MHz

- Deux contrôleurs DMA 64 bits et 16 canaux

- Contrôleur d'interruption avancé 64 bits

- Contrôleur d'interruption avancé sécurisé 64 bits

- Trois signaux d'horloge externes programmables

- Boîte à fusibles programmable avec 512 fusibles disponibles pour le client, y compris la protection JTAG

• Trois modes de faible consommation: inactif, ultra faible consommation et sauvegarde

• Périphériques

- Video Decoder (VDEC) prenant en charge les formats MPEG-4, H.264, H.263, VP8 et JPEG, et le post-traitement d'image

- Contrôleur TFT LCD avec 4 incrustations jusqu'à 2048x2048 ou jusqu'à 720p en format vidéo, avec rotation et alpha-blending

- UIT-R BT. 601/656 Interface de capteur d'image (ISI)

- Un périphérique USB haute vitesse, trois hôtes USB haute vitesse avec émetteur-récepteur intégré

- Deux contrôleurs MAC Ethernet 10/100 Mbps avec prise en charge IEEE 1588 v2

- Interface de modem logiciel (SMD)

- Deux hôtes de carte mémoire haute vitesse (eMMC 4.3 et SD 2.0)

- Trois Interfaces Périphériques Seriales Maître / Esclave (SPI)

- Cinq USART, deux UART, un DBGU

- Deux contrôleurs série synchrones (SSC)

- Quatre interfaces bifilaires jusqu'à 400 Kbits / s prenant en charge le protocole I2C et SMBUS (TWI)

- Trois temporisateurs / compteurs 32 bits à 3 canaux (TC)

- Un contrôleur PWM 16 bits à 4 canaux

- Un convertisseur analogique-numérique 10 bits 5 canaux avec fonction écran tactile résistif

• Sécurité - Surveillance de l'intégrité de la mémoire interne et externe, avec Integrity Check Monitor (ICM) basé sur SHA256

- Mise sous tension des cellules - Détecteur principal d'échec d'horloge en cristal

- Watchdog indépendant - Enregistrer la protection en écriture

- Unité de gestion de la mémoire

• Sécurité

- 512 bits de registres brouillés et effaçables (1)

- 8 kilo-octets de RAM brouillée interne avec support non-impression, 6 Ko sont effaçables (1)

- 8 broches d'autoprotection PIOBU pour détecter les intrusions statiques ou dynamiques (1)

- Botte sécurisée Microchip (2) ______________________

• Cryptographie

- Générateur de nombres aléatoires vrais (TRNG), conforme à la suite de tests NIST de publication spéciale 800-22 et aux PBU FIPS 140-2 et 140-3

- SHA: Prend en charge l'algorithme de hachage sécurisé (SHA1, SHA224, SHA256, SHA384, SHA512) conforme aux publications FIPS 180-2

- AES: Algorithme de clé 256 bits, 192 bits, 128 bits, conforme aux spécifications FIPS PUB 197

- AESB (Advanced Encryption Standard Bridge): AES 128 qui inclut le mode pont automatique pour le cryptage automatique du port DDR / Déchiffrement

- TDES: Algorithmes à deux ou trois clés, conformes aux spécifications FIPS PUB 46-3 - Coprocesseur à clé publique (CPKCC) et bibliothèque de cryptographie à clé publique classique (CPKCL) associée pour RSA, DSA, ECC GF (2n), ECC GF (p) (1)

• Jusqu'à 152 E / S - Cinq contrôleurs d'entrées / sorties parallèles avec contrôle de la vitesse de balayage sur les E / S haute vitesse

- Fonction d'interruption de changement d'entrée sur chaque ligne d'E / S, entrée Schmitt Trigger sélectionnable

- Résistance de drain ouvert, de pull-up et de pull-down programmables individuellement, sortie synchrone, filtrage

• Paquets

- 361-ball stubble TFBGA, corps de 16x16 mm, pas de 0,8 mm

- LFBGA 289-billes sans support, corps 14x14 mm, pas 0,8 mm