• VDD / VDDQ = 1,70-1,95 V

• Bidirektionaler Datenstrobe pro Datenbyte (DQS)

• Interne DDR-Architektur (Pipeline mit doppelter Datenrate); zwei Datenzugriffe pro Taktzyklus

• Differenztakteingänge (CK und CK #)

• Befehle, die an jeder positiven CK-Flanke eingegeben wurden

• DQS-Kantenanpassung an Daten für READs; Mit Daten für WRITEs versehen

• 4 interne Banken für den gleichzeitigen Betrieb

• Datenmasken (DM) zum Maskieren von Schreibdaten; eine Maske pro Byte

• Programmierbare Burst-Längen (BL): 2, 4, 8 oder 16

• Die Option zum gleichzeitigen automatischen Vorladen wird unterstützt

• Auto Refresh- und Self Refresh-Modi

• 1,8-V-LVCMOS-kompatible Eingänge

• Temperaturkompensierte Selbstauffrischung (TCSR) 2

• Partielle Array-Selbstaktualisierung (PASR)

• Tiefes Herunterfahren (DPD)

• Statusleseregister (SRR)

• Wählbare Ausgangsstärke (DS)

• Stoppuhrfunktion

• 64ms Auffrischung; 32 ms für den Autotemperaturbereich

Optionen Markieren

• VDD / VDDQ - 1,8 V / 1,8 V H

• Aufbau

- 128 Meg x 16 (32 Meg x 16 x 4 Bänke) 128M16

- 64 Meg × 32 (16 Meg × 32 × 4 Bänke) 64M32

• Adressierung - JEDEC-Standard LF

• "grüne" Kunststoffverpackung

- VFBGA mit 60 Kugeln (8 mm x 9 mm) DD

- 90-Ball VFBGA (8 mm x 13 mm) BQ

• Timing - Zykluszeit

- 4,8 ns @ CL = 3 (208 MHz)

-48

• Spezielle Optionen

- Automotive (Einbrennen auf Paketebene) A

• Betriebstemperaturbereich

- von –40 ° C bis + 85 ° C

- von –40 ° C bis + 105 ° C AT

• Design-Revision: C Hinweise:

1. Kontaktieren Sie das Werk für die Verfügbarkeit.

2. Selbstauffrischung unterstützt bis zu 85 ºC.

MT46H64M32LFBQ-48IT: C Neu und Original auf Lager, bitte senden Sie uns Ihre Anfrage!