• Interfaz periférica en serie (SPI) compatible

• Admite los modos SPI 0 (0,0) y 3 (1,1)

• La hoja de datos describe el modo 0 Operación

• Operación de bajo voltaje y voltaje estándar - 2.7 (VCC = 2.7V a 5.5V) - 1.8 (VCC = 1.8V a 5.5V)

• 20 MHz de velocidad de reloj (5V)

• Modo de página de 64 bytes y operación de escritura de bytes

• Protección contra escritura en bloque: proteja 1/4, 1/2 o toda la matriz

• Instrucciones de protección contra escritura (WP) y deshabilitación de escritura para la protección de datos de hardware y software

• Ciclo de escritura de tiempo automático (5 ms máximo)

• Alta confiabilidad: resistencia: 1 millón de ciclos de escritura: retención de datos: & gt; 100 años

• PDIP de 8 derivaciones, EIAJ SOIC de 8 derivaciones, JEDEC SOIC de 8 derivaciones, TSSOP de 8 derivaciones, dBGA2 de 8 bolas y paquetes SAP ultra delgados de 8 derivaciones

• Sin plomo / sin halógenos

• Disponible en Automoción

• Ventas de troqueles: forma de oblea, paquete de gofres y troquel golpeado

Descripción

El AT25128A / 256A proporciona 131,072 / 262,144 bits de memoria de solo lectura programable y borrable en serie (EEPROM) organizada en forma de 16,384 / 32,768 palabras de 8 bits cada una. El dispositivo está optimizado para su uso en muchas aplicaciones industriales y comerciales donde el funcionamiento de baja potencia y bajo voltaje es esencial. Los dispositivos están disponibles en PDIP de 8 derivaciones, EIAJ SOIC de 8 derivaciones, JEDEC SOIC de 8 derivaciones, TSSOP de 8 derivaciones, dBGA2 de 8 bolas y paquetes de SAP de 8 derivaciones. Además, la familia completa está disponible en versiones de 2.7V (2.7V a 5.5V) y 1.8V (1.8V a 5.5V). El AT25128A / 256A se habilita a través del pin de selección de chip (CS) y se accede a través de una interfaz de 3 hilos que consta de entrada de datos en serie (SI), salida de datos en serie (SO) y reloj en serie (SCK). Todos los ciclos de programación son completamente automáticos, y no se requiere un ciclo de borrado separado antes de escribir.