• VDD / VDDQ = 1.70–1.95V
• Estroboscópico de datos bidireccionales por byte de datos (DQS)
• Arquitectura interna, canalizada de doble velocidad de datos (DDR); Dos accesos de datos por ciclo de reloj.
• Entradas de reloj diferencial (CK y CK #)
• Comandos ingresados en cada borde CK positivo
• DQS alineado al borde con datos para READs; alineado centralmente con los datos para ESCRITURAS
• 4 bancos internos para operación concurrente
• Máscaras de datos (DM) para enmascarar datos de escritura; una máscara por byte
• Longitudes de ráfaga programables (BL): 2, 4, 8 o 16
• La opción de precarga automática concurrente es compatible
• Modos de actualización automática y actualización automática
• Entradas compatibles con LVCMOS de 1.8V
• Actualización automática compensada por temperatura (TCSR) 2
• Actualización automática de matriz parcial (PASR)
• Desconexión profunda (DPD)
• Registro de lectura de estado (SRR)
• Fuerza de accionamiento de salida seleccionable (DS)
• Capacidad de parada del reloj
• Actualización de 64ms; 32ms para el rango de temperatura del automóvil.
Opciones de marca
• VDD / VDDQ - 1.8V / 1.8V H
• Configuración
- 128 Meg x 16 (32 Meg x 16 x 4 bancos) 128M16
- 64 Meg x 32 (16 Meg x 32 x 4 bancos) 64M32
• Direccionamiento - JEDEC-standard LF
• Paquete de plástico "verde"
- VFBGA de 60 bolas (8 mm x 9 mm) DD
- VFBGA de 90 bolas (8 mm x 13 mm) BQ
• Temporización - tiempo de ciclo
- 4.8ns @ CL = 3 (208 MHz)
-48
• Opciones especiales
- Automotriz (quemado a nivel de paquete) A
• Rango de temperatura de funcionamiento
- De –40˚C a + 85˚C IT
- De –40˚C a + 105˚C1 AT
• Revisión de diseño: C Notas:
1. Póngase en contacto con la fábrica para disponibilidad.
2. Auto actualización soportada hasta 85 ºC.
MT46H64M32LFBQ-48IT: C Nuevo y Original en el stock, bienvenido a enviarnos la solicitud!