• Compatible SPI (interface série périphérique)

• Prend en charge les modes SPI 0 (0,0) et 3 (1,1)

• La fiche technique décrit le fonctionnement en mode 0

• Fonctionnement basse tension et tension standard - 2,7 (VCC = 2,7V à 5,5V) - 1,8 (VCC = 1,8V à 5,5V)

• Fréquence d'horloge 20 MHz (5V)

• Mode page et écriture sur octets sur 64 octets

• Protection en écriture bloquée - Protéger 1/4, 1/2 ou le tableau entier

• Instructions de protection contre l'écriture et de désactivation d'écriture (WP) pour la protection des données matérielles et logicielles

• Cycle d’écriture auto-programmé (5 ms max.)

• Haute fiabilité - Endurance: 1 million de cycles d'écriture - Conservation des données: & gt; 100 ans

• PDIP à 8 dérivations, EIAJ SOIC à 8 dérivations, JEDEC SOIC à 8 dérivations, TSSOP à 8 dérivations, boîtiers dBGA2 à 8 billes et packages SAP ultra-fins à 8 dérivations

• Sans plomb / sans halogène

• Disponible dans l'automobile

• Ventes de matrices: forme de plaquette, paquet de gaufres et matrice défoncée

La description

Les cartes AT25128A / 256A fournissent 131 072/262 144 bits de mémoire en lecture seule programmable (EEPROM) effaçable électriquement, organisée en 16 384/32 768 mots de 8 bits chacun. L'appareil est optimisé pour une utilisation dans de nombreuses applications industrielles et commerciales où le fonctionnement à basse puissance et à basse tension est essentiel. Les dispositifs sont disponibles en PDIP à 8 dérivations, EIAJ SOIC à 8 dérivations, JEDEC SOIC à 8 dérivations, TSSOP à 8 dérivations, dBGA2 à 8 billes et SAP. De plus, toute la famille est disponible en versions 2.7V (2.7V à 5.5V) et 1.8V (1.8V à 5.5V). L'AT25128A / 256A est activé via la broche de sélection de puce (CS) et accessible via une interface à 3 fils comprenant une entrée de données série (SI), une sortie de données série (SO) et une horloge série (SCK). Tous les cycles de programmation sont entièrement automatiques et aucun cycle d’effacement séparé n’est requis avant l’écriture.