Les sorties à fort courant entraînent jusqu'à 15 charges LSTTL

?
Faible consommation d'énergie, ICC max. 80 µA?

Tpd typique = 9 ns

? Sortie ± 6 mA Commande à 5 V?

Courant d'entrée faible de 1 µA maxi?

Sorties à 3 états Lignes de bus de commande ou registres d'adresses de mémoire tampon

description / informations de commande

Ces mémoires tampons et pilotes de ligne octaux sont spécialement conçus pour améliorer à la fois les performances et la densité des pilotes d’adresses mémoire, des pilotes d’horloge ainsi que des récepteurs et des émetteurs orientés bus. Les périphériques HC240 sont organisés en deux mémoires tampon / pilotes 4 bits avec des entrées distinctes (OE). Lorsque OE est faible, l'appareil transmet les données inversées des entrées A aux sorties Y. Lorsque OE est élevé, les sorties sont à l'état haute impédance.

SN74HC240NSR Nouveau et Original en stock, bienvenue pour nous envoyer la demande!