• Microcontrollore Atmel® AVR® a 32 bit ad alte prestazioni e bassa potenza
- Set di istruzioni RISC a ciclo singolo compatto che include il set di istruzioni DSP
- Istruzioni di lettura-modifica-scrittura e manipolazione del bit atomico
- Esecuzione di 1,49 DMIPS / MHz
Fino a 91 DMIPS in esecuzione a 66 MHz da Flash (1 stato di attesa)
Fino a 49 DMIPS in esecuzione a 33 MHz da Flash (0 Wait-State)
- Unità di protezione memoria • Sistema bus multi-gerarchia
- Trasferimenti dati ad alte prestazioni su bus separati per prestazioni elevate
- 15 Canali DMA periferici migliorano la velocità per le comunicazioni periferiche
• Flash interno ad alta velocità
- 512K byte, 256K byte, 128K byte versioni
- Accesso al ciclo singolo fino a 33 MHz
- Esecuzione dell'ottimizzazione dell'operazione di ottimizzazione del buffer alla velocità massima
- Tempo di programmazione delle pagine 4ms e tempo di cancellazione del chip completo di 8 ms
- 100.000 cicli di scrittura, capacità di conservazione dei dati di 15 anni
- Flash Security Lock e Area di configurazione definita dall'utente
• SRAM interna ad alta velocità, accesso a singolo ciclo a piena velocità
- 64 KB (512 KB e 256 KB di flash), 32 KB (128 KB di flash)
• Interfaccia di memoria esterna su derivati AT32UC3A0
- Bus di memoria compatibile SDRAM / SRAM (dati a 16 bit e bus di indirizzi a 24 bit)
• Interrompi controller
- Servizio di interrupt a bassa latenza con autoregolazione con priorità programmabile
• Funzioni di sistema
- Power and Clock Manager con orologio RC interno e un oscillatore a 32KHz
- Due oscillatori multiuso e due Phase-Lock-Loop (PLL) che consentono la frequenza CPU indipendente dalla frequenza USB
- Timer watchdog, timer dell'orologio in tempo reale
• Universal Serial Bus (USB)
- Dispositivo 2.0 Full Speed e On-The-Go (OTG) a bassa velocità e piena velocità
- Configurazione e gestione endpoint flessibili con canali DMA dedicati
- Ricetrasmettitori on-chip inclusi pull-up
• Interfaccia Ethernet MAC 10/100 Mbps
- 802.3 Controller di accesso multimediale
- Supporta Media Independent Interface (MII) e Reduced MII (RMII)
• Un timer / contatore a tre canali a 16 bit (TC)
- Tre ingressi di clock esterni, PWM, Capture e varie capacità di conteggio
• Un controller di modulazione della larghezza di impulso a 16 bit a 16 bit (PWM)
• Quattro Universal Synchronous / Asynchronous Receiver / Transmitters (USART)
- Generatore indipendente di Baudrate, supporto per interfacce SPI, IrDA e ISO7816
- Supporto per handshake hardware, interfacce RS485 e modem line
• Due interfacce periferiche seriali slave (SPI) con segnali di selezione chip
• Un controller di protocollo seriale sincrono
- Supporta I2S e protocolli generici basati su frame
• Un'interfaccia a due fili master / slave (TWI), compatibile con I2C a 400 kbit / s
• Un convertitore analogico-digitale a 10 canali a 10 bit
• Bitstream audio stereo a 16 bit
- Frequenza di campionamento fino a 50 KHz
• Sistema di debug on-chip (interfaccia JTAG)
- Nexus Class 2+, controllo runtime, dati non intrusivi e traccia del programma
• TQFP a 100 pin (69 pin GPIO), LQFP a 144 pin (109 pin GPIO), 144 BGA (109 pin GPIO)
• I / O tollerante ingresso 5V
• Alimentatore singolo da 3,3 V o doppio alimentatore 1,8 V-3,3 V
1. Descrizione
L'AT32UC3A è un microcontrollore System-On-Chip completo basato sul processo RISC UC AVR32 che funziona a frequenze fino a 66 MHz. AVR32 UC è un core RISC a microprocessore a 32 bit ad alte prestazioni, progettato per applicazioni embedded sensibili ai costi, con particolare attenzione al basso consumo energetico, alta densità del codice e alte prestazioni.
Il processore implementa una Memory Protection Unit (MPU) e un controller di interrupt rapido e flessibile per supportare i moderni sistemi operativi e sistemi operativi real-time. Le capacità di calcolo elevato sono ottenibili utilizzando un ricco set di istruzioni DSP.
L'AT32UC3A incorpora memorie flash e SRAM su chip per un accesso sicuro e veloce. Per le applicazioni che richiedono memoria aggiuntiva, viene fornita un'interfaccia di memoria esterna sui derivati dell'AT32UC3A0.
Il controller PDCA (Peripheral Direct Memory Access) consente il trasferimento di dati tra periferiche e memorie senza il coinvolgimento del processore. PDCA riduce drasticamente l'overhead di elaborazione durante il trasferimento di flussi di dati continui e di grandi dimensioni tra i moduli all'interno dell'MCU.
Il PowerManager migliora la flessibilità e la sicurezza del design: il rivelatore Brown-Out on-chip rileva l'alimentazione, la CPU funziona dall'oscillatore RC su chip o da una sorgente esterna, un orologio in tempo reale e il timer associato tiene traccia del tempo.
Il timer / contatore include tre identici canali timer / contatore a 16 bit. Ogni canale può essere programmato indipendentemente per eseguire la misurazione della frequenza, il conteggio degli eventi, la misurazione dell'intervallo, la generazione degli impulsi, la temporizzazione del ritardo e la modulazione dell'ampiezza dell'impulso.
I moduli PWM forniscono sette canali indipendenti con molte opzioni di configurazione tra cui polarità, allineamento del bordo e controllo della sovrapposizione delle forme d'onda. Un canale PWM cancrigger le conversioni ADC per implementazioni più accurate del controllo a circuito chiuso.
L'AT32UC3A presenta anche molte interfacce di comunicazione per le applicazioni di comunicazione intensiva. Oltre alle interfacce seriali standard come UART, SPI o TWI, sono disponibili altre interfacce come Synfronous Serial Controller, USB ed Ethernet MAC. Il Synchronous Serial Controller fornisce un facile accesso ai protocolli di comunicazione seriale e agli standard audio come I2S.
L'interfaccia dispositivo USB 2.0 Full-Speed supporta diverse classi USB nello stesso arco di tempo della ricca configurazione End-Point. L'interfaccia Host On-The-Go (OTG) consente di collegare direttamente al processore un disco Flash USB o una stampante USB. L'interfaccia indipendente dai media (MII) e il modulo Ethernet Ethernet 10/100 ridotto MII (RMII) su -chip soluzioni per dispositivi connessi in rete.
AT32UC3A integra un sistema di debug on-chip (OCD) Nexus 2.0 di classe 2+, con tracciabilità non intrusiva-temporale, accesso alla memoria di lettura / scrittura a velocità massima oltre al controllo runtime di base.
2. Riepilogo configurazione
Nella tabella seguente sono elencate tutte le configurazioni di memoria e package AT32UC3A:
3. Abbreviazioni
• GCLK: Power Manager Clock generico
• GPIO: ingresso / uscita per uso generico
• HSB: bus ad alta velocità
• MPU: unità di protezione memoria
• OCD: On Chip Debug
• PB: bus periferico
• PDCA: versione Peripheral Direct Memory Access Controller (PDC) A
• USBB: controller USB On-The-Go versione B
AT32UC3A0512-ALUT Nuovo e Originale nel magazzino, benvenuto per inviare la richiesta a noi!