■ Minore consumo energetico con tecnologia di processo a bassa potenza TSMC e flusso di progettazione sensibile alla potenza Altera®
■ Il funzionamento a bassa potenza offre i seguenti vantaggi:
■ Durata della batteria estesa per applicazioni portatili e portatili
■ Costi del sistema di raffreddamento ridotti o eliminati
■ Funzionamento in ambienti con problemi termici
■ Supporto per operazioni di bloccaggio a caldo
Caratteristiche di sicurezza del design I dispositivi Cyclone III LS offrono le seguenti caratteristiche di sicurezza del progetto:
■ Protezione della configurazione mediante standard di crittografia avanzato (AES) con chiave volatile a 256 bit
■ Architettura di routing ottimizzata per il flusso di separazione del design con il software Quartus® II
■ Il design del flusso di separazione consente di ottenere un isolamento sia fisico che funzionale tra le partizioni di progetto
■ Possibilità di disabilitare la porta JTAG esterna
■ Indicatore del ciclo di rilevamento errori (ED) su nucleo
■ Fornisce un indicatore di superamento o fallimento ad ogni ciclo ED
■ Fornisce visibilità sulla modifica intenzionale o involontaria dei bit della memoria ad accesso casuale (CRAM) di configurazione
■ Possibilità di eseguire l'azzeramento per cancellare i contenuti della logica FPGA, CRAM, memoria incorporata e chiave AES
■ L'oscillatore interno consente funzionalità di monitoraggio del sistema e controllo dello stato
Maggiore integrazione del sistema
■ Elevato rapporto da memoria a logica e da moltiplicatore a logico
■ Conteggio I / O elevato, dispositivi a bassa e media gamma per applicazioni con I / O utente limitate
■ Regolazioni di I / O regolabili per migliorare l'integrità del segnale
■ Supporta gli standard I / O come LVTTL, LVCMOS, SSTL, HSTL, PCI, PCI-X, LVPECL, bus LVDS (BLVDS), LVDS, mini-LVDS, RSDS e PPDS
■ Supporta la funzione di calibrazione di terminazione su chip multi-valore (OCT) per eliminare le variazioni su processo, tensione e temperatura (PVT)
■ I circuiti a quattro fasi (PLL) per dispositivo forniscono una solida gestione e sintesi dell'orologio per la gestione dell'orologio del dispositivo, la gestione dell'orologio di sistema esterno e le interfacce I / O
■ Cinque uscite per PLL
■ Collegabile in cascata per salvare I / O, facilitare il routing della PCB e ridurre il jitter
■ Riconfigurabile dinamicamente per cambiare sfasamento, moltiplicazione o divisione della frequenza, o entrambi e frequenza di ingresso nel sistema senza riconfigurare il dispositivo
■ Aggiornamento del sistema remoto senza l'ausilio di un controller esterno
■ Circuito di controllo del codice di ridondanza ciclico dedicato per rilevare i problemi di SEE (single-upset)
■ Processore integrato Nios® II per la famiglia di dispositivi Cyclone III, che offre soluzioni di elaborazione integrate a basso costo e personalizzate
■ Ampia raccolta di nuclei IP preconfigurati e verificati dai partner Altera e Altera Megafunction Partner Program (AMPP)
■ Supporta interfacce di memoria esterna ad alta velocità come DDR, DDR2, SDRAM SDRAM e SRAM QDRII
■ La funzione di calibrazione automatica del PHY facilita il processo di chiusura dei tempi ed elimina le variazioni con PVT per le interfacce SRAM DDR, DDR2 e QDRII La famiglia di dispositivi Cyclone III supporta la migrazione verticale che consente di migrare il dispositivo ad altri dispositivi con gli stessi pin dedicati, pin di configurazione e pin di alimentazione per un dato pacchetto-attraverso densità del dispositivo. Ciò consente di ottimizzare la densità e il costo del dispositivo man mano che il design si evolve
Nuovo e originale nel magazzino, benvenuto per inviare la richiesta a noi!