Processore multiprotocollo integrato a basso costo

Freescale introduce la versione economica del noto processore multiprotocollo MC68302 integrato (IMP). Sarà conosciuto come MC68LC302 e espanderà una famiglia di dispositivi basati sull'MC68302.

Alcune funzioni e pin sono stati rimossi mentre altre funzionalità sono state migliorate rispetto al MC68302 originale. In poche parole, l'MC68LC302 è un MC68302 tradizionale con un nuovo core 68000 statico, una modalità newtimer e bassa potenza, ma senza il terzo controller di comunicazione seriale (SCC).

È confezionato in un TQFP da 100 a basso profilo che richiede meno spazio sulla scheda rispetto al normale MC68302, oltre a renderlo adatto all'uso in applicazioni con limiti di altezza come PCMCIA.

CARATTERISTICHE

Le caratteristiche dell'MC68LC302 sono le seguenti. Le voci in grassetto mostrano le principali differenze dall'MC68302.

• Core on-chip statico 68000 che supporta un sistema famigliare M68000 a 16 o 8 bit

• SIB Compreso:

- Controller di accesso diretto alla memoria (IDMA) indipendente

- Interrompere il controller con due modalità di funzionamento

- Porte parallele di input / output (I / O), alcune con capacità di interrupt

- RAM On-Chip 1152-Byte Dual-Port

- Tre timer incluso un timer watchdog

- Nuovo timer di interruzione periodica (PIT)

- Quattro linee di selezione chip programmabili con logica generatore di stato di attesa

- Mappatura indirizzi programmabile dei registri RAM e IMP Dual-Port

- Generatore di clock su chip con segnale di uscita

- Il PLL on-chip consente il funzionamento con cristalli a 32 kHz o 4 MHz

- Interfaccia Glueless per EPROM, SRAM, Flash EPROM ed EEPROM

- Consente l'avvio in modalità a 8 bit e l'esecuzione passa alla modalità a 16 bit

- Controllo del sistema:

Sistema di stato e logica di controllo

Disabilita la logica della CPU (operazione in modalità slave)

Watchdog hardware

Nuove modalità a bassa potenza (standby) con risveglio da due pin o PIT

Controllo freeze per il debug (disponibile solo nel pacchetto PGA)

DRAM Refresh Controller

• CP Compreso:

- Controller principale (processore RISC)

- Due controller di comunicazione seriale full duplex indipendenti (SCC)

- Supporto di vari protocolli: controllo di collegamento dati sincrono di alto livello (HDLC / SDLC) Trasmettitore ricevitore asincrono universale (UART) Comunicazione sincrona binaria (BISYNC) Modalità trasparentiAutobaud Support

Nuovo e Originale nel magazzino, benvenuto per inviare la richiesta a noi!