W971GG6KB는 1G 비트 DDR2 SDRAM으로, 8,388,608 워드 × 8 뱅크 × 16 비트로 구성됩니다. 이 소자는 다양한 애플리케이션에서 최대 1066Mb / sec / 핀 (DDR2-1066)의 고속 전송 속도를 달성한다.

W971GG6KB는 다음 등급 부품으로 분류됩니다 : -18, -25, 25I 및 -3. -18 등급 부품은 DDR2-1066 (7-7-7) 사양을 준수합니다. -25 및 25I 등급 부품은 DDR2-800 (5-5-5) 또는 DDR2-800 (6-6-6) 사양 (-40 ° C ≤ TCASE ≤ 95 °를 지원하는 25I 산업용 등급)을 준수합니다. 기음).

-3 등급 부품은 DDR2-667 (5-5-5) 사양을 준수합니다. 제어 및 주소 입력은 모두 외부에서 제공되는 한 쌍의 differentialclock과 동기화됩니다.

입력은 차동 클럭의 교차점 (CLK 상승 및 CLK 하락)에서 래치됩니다. AllI / O는 소스 싱크로 동기 방식으로 단일 종결 DQS 또는 차동 DQS-DQSpair와 동기화됩니다.

2. 주요 기능

전원 공급 장치 : VDD, VDDQ = 1.8V ± 0.1V

이중 데이터 전송률 아키텍처 : 클록주기 당 두 개의 데이터 전송

CAS 대기 시간 : 3, 4, 5, 6 및 7

버스트 길이 : 4 및 8

양방향 차동 데이터 스트로브 (DQS 및 DQS)는 데이터로 송수신됩니다.

읽기 데이터와 가장자리 정렬 및 쓰기 데이터와 중심 맞춤

DLL은 DQ 및 DQS 전환을 clock로 정렬합니다.

차동 클록 입력 (CLK 및 CLK)

쓰기 데이터 용 데이터 마스크 (DM)

각각의 포지티브 CLK 에지, 데이터 및 데이터 마스크에 입력 된 명령은 DQS의 양쪽 에지를 참조합니다

명령 및 데이터 버스 효율을 높이기 위해 지원되는 프로그래밍 가능한 추가 지연 시간

읽기 대기 시간 = 첨가제 대기 시간 + CAS 지연 (RL = AL + CL) 

보다 우수한 신호 품질을위한 오프 칩 드라이버 임피던스 조정 (OCD) 및 온칩 종단 (ODT)

읽기 및 쓰기 버스트를위한 자동 사전 충전 작동

자동 새로 고침 및 자동 새로 고침 모드

사전 충전 된 전원 차단 및 활성 전원 차단

데이터 마스크 쓰기

쓰기 대기 시간 = 읽기 대기 시간 - 1 (WL = RL - 1) 

인터페이스 : SSTL_18

WBGA 84 Ball 패키지 (8X12.5 mm2), RoHS를 준수하는 무연 재료 사용

신규 및 재고 있음 원본, 우리에게 요청을 보내 오신 것을 환영합니다!