• Hasta 40 MIPS operación (a 3.0-3.6V):

- Rango de temperatura industrial (-40 ° C a + 85 ° C)

CPU DSC de alto rendimiento:

• Arquitectura modificada de Harvard

• Conjunto de instrucciones optimizado del compilador C

• Ruta de datos amplia de 16 bits

• instrucciones anchas de 24 bits

• Memoria de programa lineal direccionando hasta 4M palabras de instrucción

• Direccionamiento de memoria de datos lineal hasta 64 Kbytes

• 83 instrucciones básicas: principalmente 1 palabra / 1 ciclo

• Dieciséis Registros de propósito general de 16 bits

• Dos acumuladores de 40 bits: - Con opciones de redondeo y saturación

• Modos de direccionamiento flexibles y potentes: - Indirecto, Modulo y Bit-Revertido

• Pila de software

• 16 x 16 operaciones de multiplicación fraccionarias / enteras

• 32/16 y 16/16 divide las operaciones

• Un solo ciclo multiplica y acumula: - Reescribo del acumulador para las operaciones de DSP - Obtener datos duales

• Cambios de hasta ± 16 bits para datos de hasta 40 bits

Acceso directo a memoria (DMA):

• DMA de hardware de 8 canales:

• Área de búfer DMA de doble puerto de 2 Kbytes (DMA RAM) para almacenar los datos transferidos a través de DMA: - Permite la transferencia de datos entre la RAM y un periférico mientras que la CPU está ejecutando el código (sin robo de ciclo)

• La mayoría de los periféricos admiten DMA

Controlador de interrupción:

• Latencia de 5 ciclos • Hasta 63 fuentes de interrupción disponibles

• Hasta cinco interrupciones externas

• Siete niveles de prioridad programables

• Cinco excepciones de procesador

E / S digital:

• Hasta 85 pines de E / S digitales programables

• Despertar / Interrumpir-en-Cambiar en hasta 24 pines

• Los pines de salida pueden conducir de 3.0V a 3.6V

• Todos los pines de entrada digital son tolerantes a 5V

• Fregadero de 4 mA en todos los pines de E / S

On-Chip Flash y SRAM:

• Memoria de programa flash, hasta 256 Kbytes

• SRAM de datos, hasta 30 Kbytes (incluye 2 Kbytes) de DMA RAM):

Gestión del sistema:

• Opciones de reloj flexibles: - Externo, cristal, resonador, RC interno - PLL completamente integrado - PLL de fluctuación de fase extremadamente baja

• Temporizador de encendido

• Temporizador / estabilizador de arranque del oscilador

• Temporizador de vigilancia con su propio oscilador RC

• Monitor de reloj a prueba de fallas

• Restablecer por múltiples fuentes

Administración de energía:

• Regulador de voltaje de 2.5V en chip

• Cambiar entre fuentes de reloj en tiempo real

• Modos Idle, Sleep y Doze con despertador rápido

Temporizadores / Capturar / Comparar / PWM:

• Temporizador / Contadores, hasta nueve temporizadores de 16 bits:

- Puede emparejarse para hacer cuatro temporizadores de 32 bits

- 1 temporizador se ejecuta como reloj en tiempo real con externo Oscilador de 32.768 kHz - Preescalador programable

• Captura de entrada (hasta ocho canales):

- Capture arriba, abajo o ambos bordes

- Funciones de entrada de captura de 16 bits

- FIFO de 4 profundidades en cada captura

• Comparación de salida (hasta ocho canales):

- Modo de comparación simple o doble de 16 bits

- Modo Glitchless PWM de 16 bits

Módulos de comunicación:

• SPI de 3 hilos (hasta dos módulos):

- El encuadre admite una interfaz de E / S simple códecs

- Admite datos de 8 bits y 16 bits

- Admite todos los formatos de reloj serie y modos de muestreo

• I2C ™ (hasta dos módulos):

- Soporte de modo de esclavo múltiple completo

- Direccionamiento de 7 bits y 10 bits

- Detección de colisiones de autobuses y arbitraje

- Acondicionamiento de señal integrado

- Enmascaramiento de dirección de esclavo

• UART (hasta dos módulos):

- Interrupción en la detección de bit de dirección

- Interrupción en el error UART

- Despertar en el bit de inicio desde el modo de Suspensión

- Buffers TX y RX FIFO de 4 caracteres

- Soporte de bus LIN

- Codificación y decodificación IrDA® en hardware

- Modo Baud de alta velocidad

- Control de flujo de hardware con CTS y RTS

• Módulo de interfaz del convertidor de datos (DCI):

- Interfaz de códec

- Admite protocolos I2S y AC'97

- Palabras de datos de hasta 16 bits, hasta 16 palabras por marco

- Buffers TX y RX profundos de 4 palabras

• CAN mejorado (módulo ECAN ™) 2.0B activo (hasta 2 módulos):

- Hasta ocho transmisores y hasta 32 búferes de recepción

- 16 filtros de recepción y tres máscaras

- Bucle invertido, solo escuchar y escuchar todo Modos de mensajes para diagnóstico y bus supervisión

- Wake-up en el mensaje CAN

- Procesamiento automático de control remoto Solicitudes de transmisión

- Modo FIFO usando DMA - Soporte de direccionamiento DeviceNet ™

Conversores analógicos a digitales (ADC):

• Hasta dos módulos ADC en un dispositivo

• conversión de 10 bits, 1.1 Msps o 12 bits, 500 ksps:

- Dos, cuatro u ocho muestras simultáneas

- Hasta 32 canales de entrada con escaneo automático

- El inicio de la conversión puede ser manual o sincronizado con una de las cuatro fuentes de activación

- Conversión posible en modo de Suspensión

- ± 1 LSb máxima integral no lineal

- ± 1 LSb max diferencial no linealidad

Tecnología CMOS Flash:

• Tecnología Flash de baja potencia y alta velocidad

• Diseño totalmente estático

• 3.3V (± 10%) voltaje de operación

• Temperatura industrial

• Bajo consumo de energía

Embalaje:

• TQFP de 100 pines (14x14x1 mm y 12x12x1 mm)

• 80-pin TQFP (12x12x1 mm)

• TQFP de 64 pines (10x10x1 mm)