IC-stocks.com-LingCheng Electronic Components Ltd-distributore elettronico di componenti

notizia

WINBOND W971GG6KB25I 8M 8 BANKS 16 BIT DDR2 SDRAM IC-STOCKS

  • Autore:Salmone Ye
  • fonte:www.ic-stocks.com
  • Rilascio:2018-11-20
1. DESCRIZIONE GENERALE

Il W971GG6KB è un DDR2 SDRAM da 1G bit, organizzato come 8,388,608 parole  8 banchi  16 bit. Questo dispositivo raggiunge velocità di trasferimento ad alta velocità fino a 1066Mb / sec / pin (DDR2-1066) per varie applicazioni.

W971GG6KB è ordinato nelle seguenti parti di grado: -18, -25, 25I e -3. Le parti di grado -18 sono conformi alle specifiche DDR2-1066 (7-7-7). Le parti di grado -25 e 25I sono conformi alle specifiche DDR2-800 (5-5-5) o DDR2-800 (6-6-6) (il grado industriale 25I che è garantito fino a -40 ° C ≤ TCASE ≤ 95 ° C).

Le parti di grado -3 sono conformi alle specifiche DDR2-667 (5-5-5). Tutti gli ingressi di controllo e di indirizzo sono sincronizzati con una coppia di differenziali di clock forniti esternamente.

Gli ingressi sono bloccati sul punto di incrocio dei differenziali (CLK in aumento e CLK in caduta). Tutti gli I / O sono sincronizzati con un DQS a terminazione singola o DQS-DQSpair differenziale in modo sorgente sincrona.


2. CARATTERISTICHE

Alimentazione: VDD, VDDQ = 1,8 V ± 0,1 V

Architettura a doppia velocità dati: due trasferimenti di dati per ciclo di clock

Latenza CAS: 3, 4, 5, 6 e 7

Lunghezza Burst: 4 e 8

I dati bidirezionali e differenziali (DQS e DQS) vengono trasmessi / ricevuti con i dati

Bordo allineato con i dati di lettura e allineato al centro con Scrivi dati

DLL allinea le transizioni DQ e DQS con clock

Ingressi differenziali (CLK eCLK) 

Maschere dati (DM) per dati di scrittura

I comandi immessi su ogni fronte CLK positivo, dati e maschera dati fanno riferimento a entrambi i bordi di DQS

Rilasciata latenza additiva programmabile per supportare l'efficienza del comando e del bus dati

Latenza di lettura = Latenza aggiuntiva più Latenza CAS (RL = AL + CL) 

Off-Chip-Driver Adjustance Adjust (OCD) e On-Die-Termination (ODT) per una migliore qualità del segnale

Operazione di auto-precarica per burst di lettura e scrittura

Modalità di aggiornamento automatico e autoaggiornamento

Spegnimento precaricato e spegnimento attivo

Scrivi Data Mask

Scrivi Latenza = Leggi Latenza - 1 (WL = RL - 1) 

Interfaccia: SSTL_18

Confezionato in WBGA 84 Ball (8X12,5 mm2), utilizzando materiali senza piombo con conformità RoHS





Nuovo e Originale nel magazzino, benvenuto per inviare la richiesta a noi!


Contattaci se hai qualche domanda o hai bisogno di aiuto.

LINGCHENG trasforma i tuoi sogni in realtà.