■TSMCの低消費電力プロセス技術とアルテラの消費電力を考慮したデザイン・フローによる最小消費電力
■低電力動作には次の利点があります。
■ポータブルおよびハンドヘルドアプリケーションのためのバッテリ寿命の延長
■冷却システムのコストを削減または排除
■熱負荷環境での運用
■ホットソケット操作支援
デザインセキュリティ機能Cyclone III LSデバイスは、次のデザインセキュリティ機能を提供します。
■256ビットの揮発性キーを使用したAdvanced Encryption Standard(AES)を使用した設定セキュリティ
■Quartus®IIソフトウェアによるデザイン分離フローに最適化された配線アーキテクチャ
■デザイン分離フローにより、デザインパーティション間の物理的および機能的な分離を実現
■外部JTAGポートを無効にする機能
■コアに対するエラー検出(ED)サイクルインジケータ
■EDサイクルごとに合否インジケータを提供
■設定用ランダムアクセスメモリ(CRAM)ビットの意図的または意図的でない変更を可視化します。
■FPGAロジック、CRAM、エンベデッドメモリ、およびAESキーの内容をクリアするためにゼロ化を実行する機能
■内蔵発振器により、システムモニタとヘルスチェック機能が可能
システム統合の向上
■高いメモリ対ロジックおよび乗数対ロジック比
■ユーザーI / Oに制約のあるアプリケーション向けの、高I / O数、低および中密度デバイス
■シグナルインテグリティを向上させるための調整可能なI / Oスルーレート
■LVTTL、LVCMOS、SSTL、HSTL、PCI、PCI-X、LVPECL、バスLVDS(BLVDS)、LVDS、ミニLVDS、RSDS、PPDSなどのI / O規格をサポート
■多値オンチップターミネーション(OCT)キャリブレーション機能をサポートし、プロセス、電圧、および温度(PVT)の変動を排除
■デバイスごとに4つのフェーズロックループ(PLL)により、デバイスクロック管理、外部システムクロック管理、およびI / Oインタフェースのための堅牢なクロック管理と合成が可能
■PLLあたり5出力
■I / Oを節約し、PCB配線を容易にし、ジッタを低減するためにカスケード接続可能
■デバイスを再設定することなく、位相シフト、周波数逓倍または分周、あるいはその両方、およびシステム内の入力周波数を変更するために動的に再設定可能
■外部コントローラを使用せずにリモートシステムをアップグレード
■シングルイベントアップセット(SEU)の問題を検出するための専用巡回冗長コードチェッカー回路
■Cyclone IIIデバイス・ファミリ向けのNios®IIエンベデッド・プロセッサ、低コストでカスタムフィットのエンベデッド処理ソリューションを提供
■アルテラおよびアルテラMegafunction Partners Program(AMPP)パートナーからの、構築済みおよび検証済みの幅広いIPコア
■DDR、DDR2、SDR、SDRAM、QDRII SRAMなどの高速外部メモリインタフェースをサポート
■自動キャリブレーションPHY機能により、タイミングクロージャプロセスが容易になり、DDR、DDR2、およびQDRII SRAMインターフェイスのPVTによるばらつきがなくなります。 、および特定のパッケージ全体のデバイス密度の電源ピン。これにより、デザインの進化に合わせてデバイス密度とコストを最適化できます。
在庫の新しいものと元のもの、私達に要求を送ることを歓迎します!