■ Laag stroomverbruik met TSMC-procestechnologie met laag vermogen en Altera®-ontwerpbeweging met energiebewustzijn
■ Energiezuinige werking biedt de volgende voordelen:
■ Verlengde levensduur van de batterij voor draagbare en draagbare toepassingen
■ Verminderde of geëlimineerde koelsysteemkosten
■ Gebruik in omgevingen met veel warmte
■ Ondersteuning voor hot-socket-bediening
Ontwerpbeveiligingsfunctie Cyclone III LS-apparaten bieden de volgende ontwerpbeveiligingsfuncties:
■ Configuratiebeveiliging met geavanceerde coderingsstandaard (AES) met 256-bit vluchtige sleutel
■ Routingarchitectuur geoptimaliseerd voor ontwerpscheidingsstroom met de Quartus® II-software
■ Design-scheidingsstroom zorgt voor zowel fysieke als functionele isolatie tussen ontwerppartities
■ Mogelijkheid om externe JTAG-poort uit te schakelen
■ Foutdetectie (ED) Cyclusindicator naar kern
■ Geeft een goedkeurings- of uitvalindicator bij elke ED-cyclus
■ Biedt zichtbaarheid over opzettelijke of onopzettelijke wijziging van CRAM-bits (configuration random access memory)
■ Mogelijkheid om nulstelling uit te voeren om de inhoud van de FPGA-logica, CRAM, ingesloten geheugen en AES-sleutel te wissen
■ Interne oscillator maakt systeemmonitor- en gezondheidscontrolemogelijkheden mogelijk
Verhoogde systeemintegratie
■ Hoge geheugen-naar-logica en vermenigvuldiger / logica-verhouding
■ Hoge I / O-tellingen, apparaten met een laag en middentonerichtheid voor gebruikers-I / O-beperkte toepassingen
■ Instelbare I / O-zwenksnelheden om de signaalintegriteit te verbeteren
■ Ondersteunt I / O-standaarden, zoals LVTTL, LVCMOS, SSTL, HSTL, PCI, PCI-X, LVPECL, bus LVDS (BLVDS), LVDS, mini-LVDS, RSDS en PPDS
■ Ondersteunt de kalibratiefunctie voor meerdere waarden op de chip (OCT) om variaties op proces, spanning en temperatuur (PVT) te voorkomen
■ Vier fasevergrendelde lussen (PLL's) per apparaat zorgen voor robuust klokbeheer en synthese voor apparaatklokbeheer, extern systeemklokbeheer en I / O-interfaces
■ Vijf uitgangen per PLL
■ Cascadeerbaar om I / O's te besparen, PCB-routing te vereenvoudigen en jitter te verminderen
■ Dynamisch opnieuw configureerbaar om faseverschuiving, frequentievermenigvuldiging of -deling of beide en ingangsfrequentie in het systeem te wijzigen zonder het apparaat opnieuw te configureren
■ Systeemupgrade op afstand zonder de hulp van een externe controller
■ Specifieke cyclische redundantiecode-controleschakelingen om SEAP-problemen (Single-Event Upset) te detecteren
■ Geïntegreerde Nios® II-processor voor de Cyclone III-apparaatfamilie, met voordelige en op maat gemaakte ingebedde verwerkingsoplossingen
■ Uitgebreide verzameling vooraf gebouwde en geverifieerde IP-kernen van Altera en Altera Megafunction Partners Program (AMPP) -partners
■ Ondersteunt high-speed externe geheugeninterfaces zoals DDR, DDR2, SDR SDRAM en QDRII SRAM
■ Auto-kalibratie van de PHY-functie vereenvoudigt het timing-afsluitingsproces en elimineert variaties met PVT voor DDR-, DDR2- en QDRII SRAM-interfaces Cyclone III-apparaatfamilie ondersteunt verticale migratie waarmee u uw apparaat kunt migreren naar andere apparaten met dezelfde speciale pennen, configuratiepinnen en powerpins voor een bepaald pakket - over apparaatdichtheden. Hiermee kunt u de dichtheid en kosten van het apparaat optimaliseren naarmate uw ontwerp evolueert
Nieuw en origineel in de voorraad, welkom om het verzoek te sturen naar ons!