Kostengünstiger integrierter Multiprotokoll-Prozessor

Freescale stellt die kostengünstige Version des bekannten integrierten Multiprotokoll-Prozessors (IMP) MC68302 vor. Er wird als MC68LC302 bezeichnet und erweitert eine auf dem MC68302 basierende Gerätefamilie.

Einige Funktionen und Pins wurden entfernt, während andere Funktionen gegenüber dem ursprünglichen MC68302 verbessert wurden. Einfach ausgedrückt ist der MC68LC302 ein traditioneller MC68302 mit einem neuen statischen 68000-Kern, einem Newtimer und Low-Power-Modi, jedoch ohne den dritten seriellen Kommunikationscontroller (SCC).

Es ist in einem Low-Profile-100-TQFP-Gehäuse untergebracht, das weniger Platz auf der Platine als der normale MC68302 benötigt und sich für den Einsatz in höhenbeschränkten Anwendungen wie PCMCIA eignet.

EIGENSCHAFTEN

Die Funktionen des MC68LC302 sind wie folgt. Fettgedruckte Elemente weisen wesentliche Unterschiede zum MC68302 auf.

• Statischer 68000-Core auf dem Chip, der ein 16- oder 8-Bit-System der M68000-Familie unterstützt

• SIB einschließlich:

- Unabhängiger Direct Memory Access (IDMA) -Controller

- Interrupt-Controller mit zwei Betriebsarten

- Parallele Eingabe / Ausgabe (I / O) -Ports, einige mit Unterbrechungsfähigkeit

- On-Chip-1152-Byte-Dual-Port-RAM

- Drei Timer einschließlich eines Watchdog-Timers

- Neuer periodischer Interrupt-Timer (PIT)

- Vier programmierbare Chip-Select-Lines mit Wait-State-Generator-Logik

- Programmierbare Adresszuordnung der Dual-Port-RAM- und IMP-Register

- On-Chip-Taktgenerator mit Ausgangssignal

- On-Chip-PLL ermöglicht den Betrieb mit 32-kHz- oder 4-MHz-Kristallen

- Leimlose Schnittstelle zu EPROM, SRAM, Flash-EPROM und EEPROM

- Erlaubt den Start im 8-Bit-Modus und das Ausführen des Wechsels in den 16-Bit-Modus

- Systemkontrolle:

Systemstatus und Steuerungslogik

CPU-Logik deaktivieren (Slave-Modus)

Hardware-Watchdog

Neue Low-Power-Modi (Standby) mit Aufwecken von zwei Pins oder PIT

Freeze-Steuerung für das Debuggen (nur im PGA-Paket verfügbar)

DRAM-Refresh-Controller

• CP einschließlich:

- Hauptcontroller (RISC-Prozessor)

- Zwei unabhängige serielle Vollduplex-Kommunikationscontroller (SCCs)

- Unterstützung verschiedener Protokolle: High-Level / Synchrone Datenverbindungssteuerung (HDLC / SDLC) UART (Universal Asynchronous Receiver Transmitter) Binäre synchrone Kommunikation (BISYNC) Transparente ModiAutobaud-Unterstützung

Neu und Original auf Lager, bitte senden Sie uns Ihre Anfrage!