Processador Multiprotocolo Integrado de Baixo Custo

A Freescale apresenta a versão de baixo custo do bem conhecido MC68302 Integrated Multiprotocol Processor (IMP). Ele será conhecido como MC68LC302 e expandirá uma família de dispositivos baseados no MC68302.

Alguns recursos e pinos foram removidos enquanto outros recursos foram aprimorados em comparação com o MC68302 original. Simplificando, o MC68LC302 é um MC68302 tradicional com um novo núcleo estático 68000, um novo e modos de baixa potência, mas sem o terceiro controlador de comunicação serial (SCC).

Ele é empacotado em um TQFP 100 de baixo perfil que requer menos espaço de placa do que o MC68302 normal, além de ser adequado para uso em aplicativos com restrições de altura, como o PCMCIA.

CARACTERÍSTICAS

Os recursos do MC68LC302 são os seguintes. Itens de face em negrito mostram grandes diferenças em relação ao MC68302.

• Núcleo Estático 68000 On-Chip que Suporta um Sistema Familiar M68000 de 16 ou 8 bits

• SIB incluindo:

- Controlador independente de acesso direto à memória (IDMA)

- Controlador de interrupção com dois modos de operação

- Portas de entrada / saída paralelas (E / S), algumas com capacidade de interrupção

- RAM de porta dupla on-chip de 1152 bytes

- Três temporizadores, incluindo um temporizador de cão de guarda

- Novo Temporizador de Interrupção Periódica (PIT)

- Quatro linhas de seleção de chip programáveis ​​com lógica de gerador de estado de espera

- Mapeamento de endereço programável dos registros RAM e IMP de porta dupla

- Gerador de clock no chip com sinal de saída

- On-Chip PLL permite a operação com cristais de 32 kHz ou 4 MHz

- Interface sem cola para EPROM, SRAM, Flash EPROM e EEPROM

- Permite inicialização no modo de 8 bits e executando a alternar para o modo de 16 bits

- Controle de sistema:

Status do sistema e lógica de controle

Desativar a lógica da CPU (operação do modo escravo)

Watchdog de Hardware

Novos modos de baixa potência (espera) com despertador de dois pinos ou PIT

Congelar o controle para depuração (disponível somente no pacote da PGA)

Controlador de atualização de DRAM

• CP incluindo:

- Controlador principal (processador RISC)

- Dois Controladores de Comunicações Seriais Full-Duplex Independentes (SCCs)

- Suporte a vários protocolos: Controle de link de dados de nível alto / síncrono (HDLC / SDLC) Transmissor receptor universal assíncrono (UART) Comunicação síncrona binária (BISYNC) Modos transparentesAutobaud Support

Novo e Original no estoque, bem-vindo para enviar o pedido para nós!